استارتاپ Architect Labs با هوش مصنوعی چرخه طراحی تراشه را به چند هفته کاهش داد

مدلهای هوش مصنوعی در عرض چند ماه تغییر می‌کنند، اما تراشه‌هایی که این مدل‌ها را اجرا می‌کنند، از سال‌ها قبل طراحی و نهایی شده‌اند. بااین‌حال، پژوهشگران یک استارتاپ می‌گویند که هوش مصنوعی می‌تواند این چرخه را با اجرای کامل فرآیند طراحی، از یک مشخصات مکتوب تا پیاده‌سازی نهایی روی FPGA، به چند هفته کاهش دهد.

در مقاله‌ای که اخیراً منتشر شده است، استارتاپ Architect Labs توضیح می‌دهد که چگونه سیستم هوش مصنوعی آن‌ها با نام Architect Labs Platform، یک تراشه استنتاجی کوچک و کم‌مصرف به نام Redwood را تنها بر اساس مشخصات مکتوب و بدون هیچ‌گونه دخالت انسانی در مراحل بعدی، طراحی کرده است. در بررسی‌های انجام‌شده، دو معمار انسانی مشخصات سطح بالای تراشه را نوشتند؛ سپس سیستم مدل‌سازی عملکرد، تولید توضیحات سخت‌افزاری دیجیتال، تست و اعتبارسنجی طراحی، و تولید فرم‌ور و کرنل‌ها را بر عهده گرفت. تراشه Redwood تاکنون فقط روی یک FPGA اجرا شده و هنوز به‌صورت سیلیکونی تولید نشده است.

به گفته پژوهشگران، کل فرآیند طراحی کمتر از دو هفته طول کشیده است. پس از تایید تغییرات در مشخصات، یک طراحی اصلاح‌شده در کمتر از ۴۸ ساعت دوباره روی FPGA قرار گرفت. پژوهشگران خاطرنشان می‌کنند که در یک فرآیند طراحی سنتی، مراحل کار در حین پیشرفت متوقف و نهایی می‌شوند و تغییرات یا به‌صورت موردی اعمال شده یا به نسل بعدی موکول می‌شوند.

بااین‌حال، سوال کلیدی در آینده این است که آیا این دستاورد می‌تواند به تولید سیلیکونی تبدیل شود یا خیر. برتری عملکرد این تراشه نسبت به محصولات Nvidia بر اساس پیش‌بینی‌هایی است که با نتایج FPGA برای یک پیاده‌سازی ناموجود با لیتوگرافی ۸ نانومتری Samsung کالیبره شده‌اند. در مرحله بعد، پژوهشگران قصد دارند Redwood را برای مدل‌ها و ساختارهای بزرگ‌تر مقیاس‌پذیر کنند و به سمت طراحی فیزیکی، تیپ‌اوت (Tapeout) و اعتبارسنجی پس از تولید سیلیکون حرکت کنند.

اگر این طراحی در تولید سیلیکونی موفقیت‌آمیز باشد، پیامد بزرگ‌تر آن بیشتر مربوط به چرخه طراحی خواهد بود تا خود Redwood؛ تیم‌های سخت‌افزاری می‌توانند به‌جای تکیه بر پیش‌بینی‌های چندساله درباره نیازهای آینده مدل‌ها، طراحی خود را همگام با تغییرات سریع بارِ کاری هوش مصنوعی تکرار و اصلاح کنند.

پژوهشگران Architect Labs می‌نویسند: «ما استدلال می‌کنیم که فرصت هوش مصنوعی در طراحی سخت‌افزار، تسریع وظایف در فرآیندهای موجود نیست، بلکه بازطراحی کل این فرآیند است.» 

How AI runs the whole chip design flow

بر اساس گزارش منتشرشده، در سال ۲۰۲۴ تنها ۱۴ درصد از پروژه‌های مدارهای مجتمع (IC) و مدارهای مجتمع با کاربرد خاص (ASIC) در اولین تولید سیلیکونی خود موفق بوده‌اند که پایین‌ترین نرخ در دو دهه گذشته است. همچنین، بر اساس مطالعه اعتبارسنجی عملکردی که Siemens EDA به Wilson Research Group سفارش داده بود، ۷۵ درصد از پروژه‌ها از برنامه زمان‌بندی خود عقب مانده‌اند.

پژوهشگران Architect Labs می‌نویسند که در نتیجه این وضعیت، تصمیمات طراحی تراشه «تحت ابهام عمیق اتخاذ می‌شوند و هزینه آن‌ها دو بار پرداخت می‌شود: یک بار به دلیل کلی‌نگری برای کاهش ریسک، و بار دیگر زمانی که بارهای کاری جدید به‌خوبی روی سیلیکونِ نهایی‌شده اجرا نمی‌شوند.»

پژوهشگران تاکید می‌کنند که پروژه‌های سخت‌افزاری مبتنی بر هوش مصنوعی تا به امروز به قطعات ساده یا مقیاس‌کوچک محدود بوده‌اند.

استارتاپ Architect Labs می‌گوید شتاب‌دهنده هوش مصنوعی Redwood از صفر تا صد توسط یک سیستم هوشمند طراحی، اعتبارسنجی، برنامه‌نویسی و مستقر شده است. بر اساس گزارش‌ها، هر بلوک بدون مشارکت مهندسان اعتبارسنجی انسانی به پوشش کد و عملکرد ۹۵ درصدی دست یافته است. همچنین، هیچ باگی در اولین طراحی RTL ارسال‌شده از شبیه‌سازی به FPGA یافت نشد و انتقال فرآیند بهینه‌سازی به FPGA، زمان آن را از ۱۵ ساعت به ۱۵ تا ۳۰ دقیقه کاهش داد.

به گفته پژوهشگران، این سیستم می‌تواند فضای جستجوی ریزمعماری را در مقیاسی بسیار بزرگ‌تر از آنچه یک تیم انسانی در زمان مشابه پوشش می‌دهد، بررسی کند. برای یک موتور برداری (Vector Engine)، این سیستم چندین گزینه طراحی با منطق کنترل و مسیرهای داده متفاوت تولید و اعتبارسنجی کرد و طی چند روز برای بهینه‌سازی محدودیت‌های مساحت و زمان‌بندی کار کرد.

پژوهشگران توضیح می‌دهند که متخصصان انسانی مشخصات را با استفاده از بازخوردهای عملکردی، مساحت، کارایی، زمان‌بندی و توان مصرفی تنظیم می‌کنند و سیستم طراحی را از آن نقطه دوباره تولید و اعتبارسنجی می‌کند. پشته نرم‌افزار به سیلیکون در یک «حلقه بهینه‌سازی واحد ادغام شده است، جایی که سخت‌افزار و نرم‌افزار به‌صورت همزمان و تحت یک هدف مشترک طراحی و اعتبارسنجی می‌شوند.» 

How Redwood is built

تراشه Redwood برای حل سه مشکل عملی طراحی شده است: تاخیر، توان مصرفی و پیش‌بینی‌پذیری. 

داده‌ها تا حد امکان نزدیک به واحدهای محاسباتی نگهداری می‌شوند تا نیاز به جابه‌جایی آن‌ها کاهش یابد. این تراشه دارای شبکه‌ای از بلوک‌های سازنده یکسان («کاشی‌ها») است. هر کدام بخش خاصی از کار را انجام داده و آن را به کاشی‌های مجاور منتقل می‌کنند. داده‌ها به‌جای اینکه به‌طور مکرر (و غیرضروری) از حافظه مشترک فراخوانی شوند، در یک الگوی برنامه‌ریزی‌شده جریان می‌یابند. 

تراشه Redwood با جداسازی کنترل از محاسبات در مصرف انرژی صرفه‌جویی می‌کند؛ منطق پردازشی می‌تواند کندتر شود یا به‌طور کامل خاموش گردد. محاسبات نزدیک به حافظه و کنترل جریان در شبکه روی‌تراشه، هدررفت انرژی ناشی از جابه‌جایی داده‌ها را کاهش می‌دهد. همچنین، یک تایمر سراسری که زمان‌بندی هر کرنل را تنظیم می‌کند، فرآیند را پیش‌بینی‌پذیرتر می‌سازد. 

Measured on an FPGA, projected on silicon

در تحلیل عملکرد، پژوهشگران پیکربندی خاصی به نام Redwood Nano (یک نسخه FPGA از طراحی) را در مقایسه با Jetson Orin Nano شرکت Nvidia ارزیابی کردند که به‌عنوان معیار تجاری برای هوش مصنوعی لبه (Edge AI) استفاده می‌شود.

در نتایج به‌دست‌آمده، اجرای Redwood Nano روی FPGA هنگام پردازش مدل زبانی بزرگ (LLM) موسوم به Qwen3 0.6B با فرکانس ۲۵۰ مگاهرتز، به میانگین توان عملیاتی ۱۲٫۱ توکن در ثانیه دست یافت. در مقابل، Jetson Orin Nano با فرکانس ۱۰۲۰ مگاهرتز، توان عملیاتی متوسط ۲۸ توکن در ثانیه را ثبت کرد. 

برتری نسبت به محصول Nvidia تنها در برآوردهای پژوهشگران برای سیلیکون تولیدشده نمایان می‌شود. با فرض استفاده از فرآیند ۸ نانومتری کلاس Samsung (مشابه فناوری استفاده‌شده در Jetson Orin Nano)، پیش‌بینی می‌شود که Redwood Nano به توان عملیاتی ۴۹ توکن در ثانیه (۱٫۷۵ برابر توان اندازه‌گیری‌شده محصول Nvidia) دست یابد، درحالی‌که تقریباً نیمی از توان مصرفی آن (۱٫۳۳۵ وات در برابر ۲٫۵۹ وات) را نیاز دارد؛ این به معنای بهبود ۳٫۴ برابری در عملکرد بر وات است. آن‌ها تخمین می‌زنند که بلوک NPU این تراشه تنها ۲٫۸۸ میلی‌متر مربع فضا اشغال کند.

پژوهشگران آزمایش دیگری را به‌عنوان شکل اولیه‌ای از بهبود خودکار بازگشتی توصیف می‌کنند، هرچند که این فرآیند بسیار محدودتر از مدل‌های خودمختار و خودبهبوددهنده‌ای است که معمولاً با این اصطلاح شناخته می‌شوند. آن‌ها مدل Qwen3 را روی Redwood مستقر کردند، آن را به‌عنوان یک نقطه پایان استنتاج در سیستم هوش مصنوعی خود قرار داده و به‌طور مکرر از آن نمونه‌برداری کردند. این مدل موفق شد چندین بهبود زمان‌بندی و بهینه‌سازی کرنل را برای برخی از عملیات‌های خود پیدا کند.

پژوهشگران می‌نویسند: «ما معتقدیم این یکی از اولین نمونه‌های عملی بهبود خودکار بازگشتی است؛ یک سیستم هوشمند توانست یک شتاب‌دهنده هوش مصنوعی طراحی کند، یک مدل هوش مصنوعی را روی آن پیاده‌سازی نماید و از همان مدل برای بهبود نسل آینده شتاب‌دهنده استفاده کند.» بر اساس گزارش‌های منتشرشده، استارتاپ Architect Labs در حال آماده‌سازی برای تولید سیلیکونی (تیپ‌اوت) تراشه Redwood در کارخانه‌های TSMC است.