هوش مصنوعی چرخه طراحی تراشه را به چند هفته کاهش داد

مدل‌های هوش مصنوعی در عرض چند ماه تغییر می‌کنند، اما تراشه‌هایی که این مدل‌ها را اجرا می‌کنند، از سال‌ها قبل طراحی و نهایی شده‌اند. محققان یک استارتاپ می‌گویند هوش مصنوعی می‌تواند با اجرای کل جریان طراحی، از یک مشخصات مکتوب گرفته تا یک پیاده‌سازی کاربردی FPGA، این چرخه را به چند هفته کاهش دهد.

استارتاپ Architect Labs در مقاله‌ای که در ماه اوت منتشر شد، توضیح می‌دهد که چگونه سیستم هوش مصنوعی آن‌ها توانسته یک تراشه استنتاجی کوچک و کم‌مصرف به نام Redwood را تنها از روی مشخصات مکتوب و بدون هیچ‌گونه دخالت انسان در مراحل پایین‌تر، طراحی کند. در آزمایش‌های انجام‌شده، دو معمار انسانی مشخصات سطح بالای تراشه را نوشتند؛ سپس سیستم مدل‌سازی عملکرد را انجام داد، توضیحات سخت‌افزار دیجیتال را تولید کرد، طراحی را آزمایش و تایید نمود و در نهایت فرم‌ور و هسته‌ها را ساخت. تراشه Redwood تاکنون فقط روی FPGA اجرا شده و هنوز در قالب سیلیکون تولید نشده است.

به گفته محققان، کل جریان طراحی کمتر از دو هفته طول کشید. پس از تایید تغییراتِ مشخصات، طراحی اصلاح‌شده در کمتر از ۴۸ ساعت دوباره روی FPGA قرار گرفت. در یک جریان طراحی سنتی، مراحل طراحی به مرور مسدود می‌شوند و تغییرات یا به صورت موقت اعمال می‌شوند یا برای نسل بعدی نگه داشته می‌شوند.

با این حال، سوال کلیدی این است که آیا این دستاورد می‌تواند به سیلیکونِ ساخته‌شده تبدیل شود یا خیر. برتری عملکرد این تراشه نسبت به محصولات NVIDIA بر اساس پیش‌بینی‌هایی است که با نتایج FPGA برای یک پیاده‌سازی ۸ نانومتری سامسونگ که هنوز ساخته نشده، کالیبره شده‌اند. در مرحله بعد، محققان قصد دارند Redwood را برای مدل‌ها و ساختارهای بزرگ‌تر مقیاس‌پذیر کنند و به سمت طراحی فیزیکی، تولید نهایی و اعتبارسنجی پس از تولید سیلیکون حرکت کنند.

اگر این طراحی در سیلیکون ساخته‌شده موفق عمل کند، پیامد بزرگ‌تر آن نه خود Redwood، بلکه تحول در چرخه طراحی خواهد بود؛ تیم‌های سخت‌افزاری می‌توانند به جای تکیه بر پیش‌فرض‌های چندساله درباره نیاز مدل‌های آینده، خود را با سرعت تغییرات بارهای کاری هوش مصنوعی تطبیق دهند.

محققان Architect Labs می‌گویند: «فرصت هوش مصنوعی در طراحی سخت‌افزار، تسریع وظایف در جریان‌های موجود نیست، بلکه بازآفرینی کل خود جریان است.»

هوش مصنوعی چگونه کل جریان طراحی تراشه را هدایت می‌کند؟

بر اساس مطالعه‌ای که توسط زیمنس ئی‌دی‌ای (Siemens EDA) انجام شده، در سال ۲۰۲۴ تنها ۱۴ درصد از پروژه‌های مدارهای مجتمع (IC) و مدارهای مجتمع با کاربرد خاص (ASIC) در اولین تلاش به موفقیت سیلیکونی دست یافتند که پایین‌ترین نرخ در دو دهه گذشته است. همچنین طبق این گزارش، ۷۵ درصد از پروژه‌ها از برنامه زمان‌بندی عقب مانده‌اند.

محققان Architect Labs در این باره توضیح می‌دهند که در نتیجه این وضعیت، تصمیمات طراحی تراشه «تحت ابهام عمیق اتخاذ می‌شوند و هزینه آن‌ها دو بار پرداخته می‌شود؛ یک بار برای کلیاتی که به عنوان حاشیه امن اضافه می‌شوند، و بار دیگر زمانی که بارهای کاری جدید به شکلی ضعیف روی سیلیکونِ قفل‌شده اجرا می‌شوند.»

به گفته این تیم تحقیقاتی، پروژه‌های سخت‌افزاری تولیدشده توسط هوش مصنوعی تا به امروز به قطعات ساده یا مقیاس کوچک محدود بوده‌اند.

طبق اعلام Architect Labs، شتاب‌دهنده هوش مصنوعی Redwood از ابتدا تا انتها به طور کامل توسط یک سیستم هوش مصنوعی طراحی، تایید، برنامه‌ریزی و مستقر شده است. بر اساس گزارش‌ها، هر بلوک بدون مشارکت مهندسان انسانی به پوشش ۹۵ درصدی کد و عملکرد دست یافته است. همچنین در اولین طراحی RTL که از شبیه‌سازی به FPGA ارسال شد، هیچ باگی یافت نشد و انتقال فرآیندهای بهینه‌سازی به FPGA، زمان آن‌ها را از ۱۵ ساعت به ۱۵ تا ۳۰ دقیقه کاهش داد.

محققان معتقدند این سیستم می‌تواند فضای جستجوی ریزمعماری را به مراتب گسترده‌تر از آنچه یک تیم انسانی در زمان مشابه قادر به انجام آن است، کاوش کند. به عنوان مثال، برای یک موتور برداری، سیستم چندین گزینه طراحی را با منطق کنترل و مسیرهای داده متفاوت تولید و تایید کرد و طی چند روز کار، آن‌ها را برای محدودیت‌های مساحت و زمان‌بندی بهینه‌سازی نمود.

به گفته محققان، کارشناسان انسانی مشخصات را با استفاده از بازخوردهای مربوط به عملکرد، مساحت، زمان‌بندی و توان مصرفی تنظیم می‌کنند و سپس سیستم، طراحی را بازتولید و دوباره تایید می‌کند. پشته نرم‌افزار تا سیلیکون به یک «حلقه بهینه‌سازی واحد تبدیل می‌شود که در آن سخت‌افزار و نرم‌افزار با یک هدف مشترک طراحی و تایید می‌شوند.»

تراشه Redwood چگونه ساخته شده است؟

تراشه Redwood برای حل سه مشکل عملی طراحی شده است: تاخیر، توان مصرفی و پیش‌بینی‌پذیری.

داده‌ها تا حد امکان نزدیک به واحدهای پردازشی نگه داشته می‌شوند تا نیاز به جابجایی مداوم آن‌ها کاهش یابد. این تراشه دارای شبکه‌ای از بلوک‌های سازنده یکسان (کاشی‌ها) است. هر یک از این بلوک‌ها بخش خاصی از کار را انجام داده و به کاشی‌های همسایه منتقل می‌کند. به این ترتیب، جریان داده‌ها در یک الگوی برنامه‌ریزی‌شده حرکت می‌کند و از کشیده شدن مکرر و غیرضروری اطلاعات از حافظه اشتراکی جلوگیری می‌شود.

این تراشه با جدا کردن بخش کنترل از پردازش، در مصرف انرژی صرفه‌جویی می‌کند؛ به طوری که بخش منطقی می‌تواند سرعت خود را کاهش دهد یا خاموش شود. پردازش نزدیک به حافظه و کنترل جریان در شبکه روی تراشه، انرژی هدررفته در انتقال داده‌ها را کاهش می‌دهد. علاوه بر این، یک تایمر سراسری که زمان‌بندی هر هسته را تعیین می‌کند، این فرآیند را پیش‌بینی‌پذیرتر می‌سازد.

اندازه‌گیری روی FPGA و پیش‌بینی روی سیلیکون

در تحلیل عملکرد، محققان پیکربندی خاصی به نام Redwood Nano (نسخه FPGA این طراحی) را ارزیابی کرده و آن را با Jetson Orin Nano شرکت NVIDIA مقایسه کردند که به عنوان معیار تجاری برای هوش مصنوعی لبه (Edge AI) در نظر گرفته می‌شود.

در نتایج به‌دست‌آمده، Redwood Nano با اجرا روی FPGA توانست به توان عملیاتی متوسط ۱۲٫۱ توکن بر ثانیه در فرکانس ۲۵۰ مگاهرتز روی مدل زبانی بزرگ Qwen3 0.6B دست یابد. در مقابل، Jetson Orin Nano با سرعت کلاک ۱۰۲۰ مگاهرتز، میانگین ۲۸ توکن بر ثانیه را ثبت کرد.

برتری این تراشه نسبت به محصول NVIDIA تنها در پیش‌بینی‌های محققان برای سیلیکون ساخته‌شده نمایان می‌شود. آن‌ها با استفاده از فرآیند ۸ نانومتری سامسونگ (مشابه فناوری Jetson Orin Nano)، پیش‌بینی می‌کنند که Redwood Nano به ۴۹ توکن بر ثانیه (۱٫۷۵ برابر توان عملیاتی Jetson) برسد، در حالی که تقریباً نیمی از توان (۱٫۳۳۵ وات در برابر ۲٫۵۹ وات) را مصرف می‌کند. این موضوع نشان‌دهنده بهبود ۳٫۴ برابری در عملکرد به ازای هر وات است. محققان تخمین می‌زنند که بلوک NPU این تراشه تنها ۲٫۸۸ میلی‌متر مربع فضا اشغال کند.

تیم تحقیقاتی آزمایش دیگری را به عنوان شکل اولیه‌ای از «خودبهبودی بازگشتی» توصیف می‌کند؛ هرچند این فرآیند بسیار محدودتر از مدل‌های کاملاً خودمختار است. آن‌ها مدل Qwen3 را روی Redwood مستقر کردند، آن را به عنوان یک نقطه استنتاج در سیستم هوش مصنوعی خود در نظر گرفتند و به طور مکرر از آن نمونه‌برداری کردند. در نهایت، مدل موفق شد چندین بهبود زمان‌بندی و بهینه‌سازی هسته را برای عملیات‌های خود پیدا کند.

محققان در این خصوص می‌گویند: «ما معتقدیم این یکی از اولین نمونه‌های خودبهبودی بازگشتی است؛ یک سیستم هوش مصنوعی، یک شتاب‌دهنده را طراحی کرد، مدل هوش مصنوعی را روی آن قرار داد و از همان مدل برای بهبود نسل آینده شتاب‌دهنده استفاده کرد.» استارتاپ Architect Labs در بیانیه‌ای اعلام کرده است که در حال تلاش برای تولید نهایی Redwood در کارخانه‌های TSMC است.