نقشه راه پردازنده‌های هوش مصنوعی تسلا؛ جهش ۸۰ برابری تراشه SI6 و ارسال Dojo 3 به فضا

تسلا با انتشار نقشه راه بازنگری‌شده پردازنده‌های هوش مصنوعی خود، جزئیات تازه‌ای از آینده توسعه تراشه‌های اختصاصی این شرکت ارائه کرده است. این شرکت تحت مدیریت ایلان ماسک پیش‌بینی می‌کند که نسل ششم شتاب‌دهنده استنتاجی آن، توان محاسباتی خیره‌کننده‌ای معادل ۸۰ برابر تراشه‌های نسل چهارم فعلی ارائه دهد. در همین حال، شتاب‌دهنده آموزشی D3 نیز معماری مبتنی بر حافظه SRAM را کنار می‌گذارد و به طراحی چندچیپلتی با حافظه‌های چندلایه HBM روی می‌آورد. علاوه بر این، تسلا به‌جای واژه «هوش مصنوعی» (AI)، عنوان «ابر هوشمندی» (Super Intelligence) را برای شتاب‌دهنده‌های خود برگزیده و نام آن‌ها را با پیشوند SI تغییر داده است؛ اقدامی که به‌گفته ماسک، پیش‌تر با تغییر نام پروژه SpaceXAI به SpaceXSI نیز دنبال شده بود.

تراشه آموزشی Dojo D3؛ پایان یکپارچه‌سازی در سطح ویفر؟

شاید جذاب‌ترین بخش نقشه راه سخت‌افزاری تسلا، احیای مجدد شتاب‌دهنده آموزشی Dojo باشد؛ پروژه‌ای که پس از لغو رویکرد یکپارچه‌سازی ویفری توسط ایلان ماسک در اوت ۲۰۲۵ و سپس اعلام استفاده انحصاری SpaceX و xAI از سخت‌افزارهای Nvidia در اوت ۲۰۲۶ برای مراکز داده زمینی و فضایی، تصور می‌شد به‌طور کامل کنار گذاشته شده است. با این حال، نسل سوم Dojo تفاوتی بنیادین با دو نسل پیشین یعنی Dojo D1 و Dojo D2 خواهد داشت.

تسلا شتاب‌دهنده آموزشی نسل بعدی Dojo 3 (یا D3) را به‌عنوان طرحی مبتنی بر چیپلت توصیف می‌کند که فناوری‌های بسته‌بندی 2.5D و 3D را با حافظه‌های پشته‌ای HBM ترکیب می‌کند. این رویکرد یک تغییر مسیر بنیادین نسبت به معماری «سیستم روی ویفر» در Dojo D1 محسوب می‌شود؛ سیستمی که به حافظه‌های SRAM توزیع‌شده روی تراشه متکی بود و ۲۵ پردازنده D1 را با ۱۱ گیگابایت حافظه SRAM از طریق بسته‌بندی در مقیاس ویفر به یکدیگر پیوند می‌داد. بهره‌گیری از حافظه‌های HBM نشان می‌دهد تسلا قصد دارد ظرفیت حافظه را به‌طور چشمگیری ارتقا دهد؛ چراکه مدل‌های زبانی و هوش مصنوعی مدرن برای ذخیره پارامترها، وزن‌ها و داده‌های میانی به حجم عظیمی از حافظه نیاز دارند و SRAM از منظر گنجایش دیگر پاسخگوی این نیاز نیست. با اینکه استفاده از HBM ارتقای حافظه را ساده‌تر می‌کند، اما چالش‌های متفاوتی در زمینه تاخیر، پهنای باند، بسته‌بندی و مصرف انرژی به‌همراه دارد. با این همه، هنوز مشخص نیست که آیا تسلا ایده یکپارچه‌سازی در سطح ویفر را به‌طور کامل کنار گذاشته است یا خیر.

از یک سو، قرار دادن ماژول‌های سفارشی HBM روی دای‌های محاسباتی متصل به هم در مقیاس ویفر از نظر تئوری امکان‌پذیر است؛ اما از سوی دیگر، یکپارچه‌سازی در سطح ویفر فوق‌العاده پرهزینه بوده و عمدتا برای ساختارهای متمرکز بر حافظه SRAM توجیه اقتصادی دارد. قرار دادن پشته‌های HBM روی دای‌های منطقی در ابعاد یک ویفر کامل، پیچیدگی‌های طراحی را دوچندان می‌کند، سیستم خنک‌کاری را با چالش‌های جدی مواجه می‌سازد، بازدهی تولید کارخانه‌ای را کاهش می‌دهد و از منظر دوام و هزینه‌ها ریسک بالایی دارد. هرچند بسیاری از این موانع با در نظر گرفتن بخش‌های پشتیبان و بهینه‌سازی خطوط تولید قابل حل هستند، اما هزینه‌های سرسام‌آور آن، احتمال استفاده از فناوری ویفری را در D3 بسیار کمرنگ می‌کند.

تسلا هنوز جزئیاتی از قدرت پردازشی، ظرفیت حافظه، لیتوگرافی ساخت یا جدول زمان‌بندی توسعه D3 منتشر نکرده است. با این حال، این شرکت تاکید می‌کند که Dojo D3 برای «فضا، آموزش و مقیاس‌پذیری» بهینه‌سازی خواهد شد؛ عبارتی که نشان می‌دهد این پردازنده ضمن ارائه عملکرد مناسب، به‌سادگی در کلاسترهای بزرگ مقیاس‌پذیر خواهد بود و این موضوع بار دیگر احتمال بهره‌گیری از معماری‌های متعارف شتاب‌دهنده‌ها را تقویت می‌کند. نکته جالب‌تر اینکه بهینه‌سازی برای ماموریت‌های فرازمینی احتمالا به معنای مقاوم‌سازی فیزیکی تراشه در برابر تشعشعات فضایی برای برخی مدل‌های ویژه خواهد بود.

پردازنده SI6؛ جهش ۸۰ برابری عملکرد نسبت به HW4 طی سال‌های آینده

یکی دیگر از نکات برجسته در نقشه راه تسلا، اعلام تخمینی توان پردازشی نسل ششم شتاب‌دهنده استنتاجی (SI6) است: جهش ۸۰ برابری در قدرت محاسباتی و افزایش ۹ برابری ظرفیت حافظه در مقایسه با HW4. بسته به اینکه مبنای سنجش کارایی HW4 چگونه محاسبه شود، توان SI6 به رقمی بین ۱۷٬۲۸۰ تا ۴۶٬۰۸۰ تاپس (تریلیون عملیات در ثانیه) یا ۱۷٫۲۸ تا ۴۶٫۰۸ پتاپس می‌رسد؛ هرچند هنوز فرمت‌های داده تحت پشتیبانی این تراشه مشخص نشده است. برای درک بهتر این مقیاس، جالب است بدانید پردازنده گرافیکی Rubin متعلق به Nvidia توان استنتاجی معادل ۵۰ پتافلاپس در فرمت NVFP4، توان آموزشی ۳۵ پتافلاپس و عملکرد ۱۷٫۵ پتافلاپس در فرمت‌های FP8 و FP6 ارائه می‌دهد. البته تراشه Rubin هم‌اکنون به دست مشتریان می‌رسد، در حالی که عرضه SI6 برای سال‌های ۲۰۲۹ تا ۲۰۳۰ برنامه‌ریزی شده است.

پردازنده استنتاجی نسل چهارم فعلی تسلا که در خودروهای این شرکت به کار می‌رود (و ابتدا HW4، سپس AI4 و حالا SI4 نام گرفته است)، توسط بخش تراشه‌سازی سامسونگ با فناوری ۷ نانومتری تولید می‌شود. این تراشه از بسته‌بندی مرسوم FCBGA و حدود ۱۶ گیگابایت حافظه GDDR6 بهره می‌برد. تسلا این پردازنده را معیار استاندارد سامانه خودران کامل (FSD) خود می‌داند و پیشرفت نسل‌های بعدی را با آن می‌سنجد. با اینکه تسلا ارقام مطلق توان پردازشی، ظرفیت حافظه یا مصرف انرژی این تراشه را به‌طور رسمی فاش نکرده، ایلان ماسک پیش‌تر اعلام کرده بود که HW4 بین ۳ تا ۸ برابر قوی‌تر از نسل قبلی خود یعنی HW3 است؛ تراشه‌ای که رسما ۷۲ تاپس توان داشت و بر این اساس، قدرت HW4 بین ۲۱۶ تا ۵۷۶ تاپس تخمین زده می‌شود.

طبق پیش‌بینی‌ها، اسلایدهای منتشرشده تأیید می‌کنند که نسل پنجم شتاب‌دهنده استنتاجی با نام SI5 (که با نام‌های HW5 و AI5 نیز شناخته می‌شود) با فناوری‌های ۳ نانومتری TSMC و ۲ نانومتری سامسونگ تولید خواهد شد و با گذار از بسته‌بندی سنتی HW4، ساختار چندتراشه‌ای (MCM) را در پیش می‌گیرد. تسلا انتظار دارد SI5 به عملکردی ۴۰ برابر بهتر از HW4 دست یابد؛ پیشرفتی که به‌گفته ایلان ماسک، حاصل افزایش هشت برابری توان محاسباتی بر اثر تراکم بالاتر لیتوگرافی و واحدهای اجرایی بیشتر، در کنار بهبود پنج برابری حاصل از بهینه‌سازی سیلیکون است. این پیشرفت بسته به نحوه محاسبه کارایی HW4، به قدرتی بین ۸٬۶۴۰ تا ۲۳٬۰۴۰ تاپس ترجمه می‌شود. مصرف برق این تراشه بسته به کاربرد، بین ۲۵۰ تا ۸۰۰ وات برآورد شده و ظرفیت حافظه آن با افزایشی ۶ برابری نسبت به نسل پیش به ۹۶ گیگابایت می‌رسد. بسته به اینکه تسلا از حافظه‌های GDDR6 یا GDDR7 استفاده کند، پهنای باند حافظه در SI5 می‌تواند رقمی بین ۷۶۸ گیگابایت تا ۱٫۵ ترابایت بر ثانیه باشد.

در ادامه، شتاب‌دهنده نسل ششم استنتاجی تسلا یعنی SI6 قرار دارد که با ارتقای ۸۰ برابری قدرت پردازش نسبت به HW4 و بهره‌مندی از حافظه‌ای ۹ برابر بزرگ‌تر از نسل کنونی، افق تازه‌ای پیش روی خودروها و ربات‌های هوشمند می‌گذارد. این دستاورد می‌تواند توان محاسباتی عظیم ۱۷٫۲۸ تا ۴۶٫۰۸ پتاپس و ظرفیت حافظه چشمگیر ۱۴۴ گیگابایت را به‌همراه داشته باشد که برای یک شتاب‌دهنده هوش مصنوعی رقمی بسیار قابل‌توجه به‌شمار می‌رود.

تسلا پیش از این قراردادی با سامسونگ برای تولید شتاب‌دهنده‌های نسل ششم خود تا افق سال ۲۰۳۳ منعقد کرده است و اطلاعات تازه نشان می‌دهد که این واحدها با لیتوگرافی کلاس ۲ نانومتری ساخته خواهند شد. با توجه به برنامه عرضه تراشه در سال‌های ۲۰۲۹ تا ۲۰۳۰ و نقشه راه ریخته‌گری سامسونگ، احتمالا شاهد استفاده از فرایندهای SF2A مخصوص خودرو، نسخه ارتقایافته SF2P یا حتی فناوری پیشرفته SF2Z مجهز به انتقال برق از پشت تراشه خواهیم بود. در این میان، نکته قابل توجه دیگر این است که تسلا برنامه‌ای برای تولید این تراشه در کارخانه Terafab با لیتوگرافی 14A اینتل برای دهه ۲۰۳۰ در نظر نگرفته است.

پردازنده SI6 رویکرد ماژول چندتراشه‌ای (MCM) را که از نسل SI5 معرفی می‌شود حفظ خواهد کرد. این تصمیم کاملا منطقی به نظر می‌رسد، چراکه تسلا می‌تواند از تجربیات توسعه نسل پنجم بهره برده و هزینه‌های بسته‌بندی تراشه را در سطحی معقول نگه دارد. در شرایطی که بسیاری از خودروسازان بزرگ به استفاده از طرح‌های چندچیپلتی و حافظه‌های گران‌قیمت HBM در سامانه‌های بسته‌بندی نسل بعدی خود روی آورده‌اند و این موضوع هزینه‌ها را به‌شدت بالا می‌برد، باید دید تسلا چه زمانی تصمیم به استفاده از HBM در تراشه‌های استنتاجی خود خواهد گرفت؛ رویدادی که بعید است در نسل SI6 شاهد آن باشیم.